

(12)特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局



(43) 国際公開日
2005年9月29日 (29.09.2005)

PCT

(10) 国際公開番号
WO 2005/091127 A1

(51) 国際特許分類⁷:

G06F 3/033, G01L 5/16

(21) 国際出願番号:

PCT/JP2005/004217

(22) 国際出願日:

2005年3月10日 (10.03.2005)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(30) 優先権データ:

特願2004-085670 2004年3月23日 (23.03.2004) JP

(71) 出願人 (米国を除く全ての指定国について): ローム
株式会社 (ROHM CO., LTD) [JP/JP]; 〒6158585 京都
府京都市右京区西院溝崎町21番地 Kyoto (JP).

(72) 発明者; および

(75) 発明者/出願人 (米国についてのみ): 井ノ口 普之
(INOKUCHI, Hiroyuki) [JP/JP]; 〒6158585 京都府京都市右京区西院溝崎町21番地 ローム株式会社内 Kyoto
(JP). 大前 英雄 (OMAE, Hideo) [JP/JP]; 〒6158585 京都府京都市右京区西院溝崎町21番地 ローム株式会社内 Kyoto (JP).


(74) 代理人: 根本 恵司, 外 (NEMOTO, Keiji et al.); 〒1050001 東京都港区虎ノ門2丁目9番9号 虎ノ門倉
並ビル4F 英伸国際特許事務所 Tokyo (JP).

(81) 指定国 (表示のない限り、全ての種類の国内保護が
可能): AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR,
BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM,
DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU,
ID, IL, IN, IS, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT,

[続葉有]

(54) Title: SIGNAL PROCESSOR

(54) 発明の名称: 信号処理装置



2... DIGITAL PROCESSING

(57) **Abstract:** A general pressure sensitive pointing device provided with an X axis strain sensor and a Y axis strain sensor is used to allow input by shifting operation and click operation of a pointer. A pressure sensitive device (11) is provided with strain sensors (11a), (11b), (11c) and (11d). A strain voltage in an X axis direction, a strain voltage in a Y axis direction and a strain voltage in a Z axis direction are outputted from points (11e), (11f) and (11g), respectively. The strain voltage in the X axis direction and the strain voltage in the Y axis direction are alternately inputted to an operational amplifier circuit (4) by switches (SW1) and (SW2) when a switch (SW3) is turned on. The strain voltage in the Z axis direction is inputted to an operational amplifier circuit (3) when the switch (SW3) is turned off. Outputs from the operational amplifier circuits (3) and (4) are alternately inputted to an ADC (5) by switches (SW4) and (SW5) and are processed by a digital processing circuit.

[続葉有]

WO 2005/091127 A1



LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.

IE, IS, IT, LT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

(84) 指定国(表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU,

添付公開書類:
— 國際調査報告書

2文字コード及び他の略語については、定期発行される各PCTガゼットの巻頭に掲載されている「コードと略語のガイドスノート」を参照。

(57) 要約: X軸歪みセンサ及びY軸歪みセンサを備えた一般的な感圧式ポインティングデバイスを用いて、ポインタの移動操作入力及びクリック操作入力を可能にする。感圧式ポインティングデバイス(11)は、歪みセンサ(11a)、(11b)、(11c)及び(11d)を備えている。X軸方向の歪み電圧、Y軸方向の歪み電圧及びZ軸方向の歪み電圧は、それぞれ点(11e)、(11f)及び(11g)から出力される。X軸方向の歪み電圧及びY軸方向の歪み電圧は、スイッチ(SW3)がオンのときにスイッチ(SW1)及び(SW2)により交互に演算増幅回路(4)に入力される。Z軸方向の歪み電圧はスイッチ(SW3)がオフのときに演算増幅回路(3)に入力される。演算増幅回路(3)及び(4)の出力は、スイッチ(SW4)及び(SW5)により交互にADC(5)に入力され、デジタル処理回路で処理される。

明 細 書

信号処理装置

技術分野

[0001] 本発明は、ポインティングデバイスから出力される信号を処理する信号処理装置に関するものである。

背景技術

[0002] ノートパソコンのキーボード等に設けられている感圧式ポインティングデバイスは、ユーザがデバイスの操作部を指先で所望の方向に押圧すると、デバイスに内蔵された歪みセンサがその方向の荷重を検知し、その検知信号を処理することにより、ノートパソコンの表示装置に表示されているカーソル等のポインタが移動するように構成されている。このとき、ポインタの移動方向はデバイスの先端に加えられた荷重の方向に対応して決定され、移動速度は荷重の大きさに対応して決定される。

[0003] 従来、感圧式ポインティングデバイス(以下、ポインティングデバイスといふことがある)の出力信号を処理する装置としては特許文献1に記載された操作入力装置がある。図9はこのような装置の構成を示す図である。

[0004] この信号処理装置121には、感圧式ポインティングデバイス131の出力信号が入力される。感圧式ポインティングデバイス131は、図示されていない操作部の操作によるX軸のプラス方向(以下、+X方向といふ)の荷重を検知する歪みセンサ131aと、X軸のマイナス方向(以下、-X方向といふ)の荷重を検知する歪みセンサ131bと、Y軸のプラス方向(以下、+Y方向といふ)の荷重を検知する歪みセンサ131cと、Y軸のマイナス方向(以下、-Y方向といふ)の荷重を検知する歪みセンサ131dとを備えている。ここで、X軸とはユーザから見てポインティングデバイス131の操作部に対して左右又は横方向の軸であり、Y軸とは前後又は縦方向の軸である。また、このX軸はポインティングデバイス131が設けられたノートパソコン等のディスプレイ上の左右又は横方向に対応し、Y軸は前後又は縦方向に対応する。

[0005] 歪みセンサ131a、b、c、dはピエゾ抵抗素子のような歪みゲージで構成されており、図示されていない操作部をそれぞれ+X方向、-X方向、+Y方向、-Y方向に操作すると、その操作方向に応じてそれぞれ歪みセンサ131a、b、c、dが下方に押圧され、その荷重により抵抗値が変化するように構成されている。また、歪みセンサ131aと131bとが直列に接続され、歪みセンサ131cと131dとが直列に接続されている。さらに、直列接続回路同士が並列に接続され、その並列接続回路に電源電位Vddが供給される。荷重のない状態では、4個の歪みセンサの抵抗値は等しいが、ポイントティングデバイスの操作部を+X方向、-X方向、+Y方向、-Y方向に押圧すると、押圧された方向の歪みセンサ131a、b、c、dの抵抗値が変化し、歪みセンサ131aと131bとの接続点131eからX軸方向の歪みが電圧変化として検出され、歪みセンサ131cと131dとの接続点131fからY軸方向の歪みが電圧変化として検出される。このとき、操作部を斜め方向(X軸及びY軸を含む平面内でX軸及びY軸に平行でない方向)に押圧すると、押圧方向のベクトルに対するX軸方向の成分の歪み及びY軸方向の成分の歪みが検出される。荷重を解除すると、各歪みセンサの抵抗値は荷重のないときの状態に戻り、接続点131e、131fの電位も変化する前の値に戻る。前記接続点131e、131fは、それぞれ信号処理装置121の端子121a、121bに接続される。

[0006] ローパスフィルタ132、133は、それぞれコンデンサ132a、133a及び抵抗132b、133bからなり、後述する演算增幅回路123及び124の出力信号から低周波ノイズ成分を除去するように、高域遮断周波数が150Hz程度に設定されている。また、ローパスフィルタ132の出力側は、信号処理装置121の端子121a及び121bに接続され、ローパスフィルタ133の出力側は、信号処理装置121の端子121c及び121dに接続されている。

[0007] 信号処理装置121は、CPU122a、ROM122b及びRAM122cを有し、この信号処理装置121全体の制御等を行うデジタル処理回路122と、反転入力側が端子121aに接続され、非反転入力側が後述するデジタルアナログ変換回路(以下、DACという)126の出力側に接続され、出力側が端子121bに接続された演算增幅回路123と、反転入力側が端子121cに接続され、非反転入力側が後述するDAC127の

出力側に接続され、出力側が端子121dに接続された演算增幅回路124と、演算增幅回路123の出力側に接続されたアナログスイッチSW19と、演算增幅回路124の出力側に接続されたアナログスイッチSW20と、入力側がアナログスイッチSW19及びSW20の共通の出力側に接続され、出力側がデジタル処理回路122の入力側に接続されたアナログ-デジタル変換回路(以下、ADCという)125と、入力側がデジタル処理回路122の出力側に接続され、出力側が演算增幅回路123の非反転入力側に接続されたDAC126と、入力側がデジタル処理回路122の出力側に接続され、出力側が演算增幅回路124の非反転入力側に接続されたDAC127とを備えている。ローパスフィルタ122、123は、それぞれ演算增幅回路123、124の帰還回路になっている。

[0008] 以上の構成を有する信号処理装置121の動作を説明する。

ポインティングデバイス131の点131eから出力されたX軸方向の歪み電圧は、端子121aから演算增幅回路123の反転入力側に供給される。同様に、ポインティングデバイス131の点131fから出力されたY軸方向の歪み電圧は、端子121cから演算增幅回路124の反転入力側に供給される。演算增幅回路123の非反転入力側には、デジタル処理回路122から出力された基準データがDAC126にてアナログ基準電圧に変換され、入力される。演算增幅回路124の非反転入力側には、デジタル処理回路122から出力された基準データがDAC127にてアナログ基準電圧に変換され、入力される。ここで、歪みセンサ131a、131b、131c、131dの各々の無荷重時の抵抗値をRs、ローパスフィルタ132及び133における抵抗132b及び133bの各々の抵抗値をRfとすると、演算增幅回路133及び134のゲインは $-\{Rf/(Rs/2)\}$ となるので、入力されたX軸方向及びY軸方向の歪み電圧の変化(±10mV程度)をアナログ基準電圧を中心とした電圧変化(±1V程度)に増幅することができる。

[0009] アナログスイッチSW19及びSW20には、デジタル処理回路122から、図10に示すような検出周期T1(例えば10msec)毎に交互にレベルが変化する矩形波Asw19及びAsw20が切り換え制御信号として入力される。アナログスイッチSW19及びSW20は、それぞれ矩形波Asw19及びAsw20がハイレベルの期間にオンになり、ローレベルの期間にオフになるので、アナログスイッチSW19及びSW20は検出周期T1で交

互にオンになる。このため、アナログスイッチSW19及びSW20の共通の出力側、即ちADC125の入力側には、図10に示すようにX軸方向の歪み電圧及びY軸方向の歪み電圧が交互に現れる。これらの歪み電圧はADC125によりデジタル化され、デジタル処理回路122に入力される。

[0010] しかしながら、従来の感圧式ポインティングデバイスを備えたコンピュータにおいて、ポインタの位置でコンピュータに指示を入力するためには別途キーを押すことが必要であったため、マウスのようにポインタの移動操作入力(座標入力)及びクリック操作入力が可能なポインティングデバイスと比較すると、操作性が低いという問題点がある。

[0011] そこで、このような問題点を解決するため、+X方向、-X方向、+Y方向、-Y方向の歪みセンサに加えて、操作部によるX軸及びY軸に垂直な方向の荷重を検知する歪みセンサを備え、ポインタの移動操作入力及びクリック操作入力を可能にした感圧式ポインティングデバイスが提案されている(特許文献2)。

特許文献1:特開平7-319617号公報

特許文献2:特開2001-311671号公報

発明の開示

発明が解決しようとする課題

[0012] しかしながら、前記特許文献2に記載された感圧式ポインティングデバイスは5個の歪みセンサを備えた特別な構成を有するものであるため、部品点数の増加によりコストが高くなる。従って、本発明は、X軸歪みセンサ及びY軸歪みセンサを備えた一般的な感圧式ポインティングデバイスを用いて、ポインタの移動操作入力及びクリック操作入力を可能にすることを目的とする。

課題を解決するための手段

[0013] 請求項1に係る発明は、ポインティングデバイスから出力される信号を処理する信号処理装置であって、前記ポインティングデバイスは、その操作部のX軸及び/又はY軸のプラス方向とマイナス方向に対する操作による検知信号を前記X軸及び/又はY軸のプラス方向又はマイナス方向の一方に対する操作とプラス方向とマイナス方向の双方に対する操作とを識別可能に出力する検知手段と、前記検知手段から前

記X軸及び／又はY軸のプラス方向又はマイナス方向の一方に対する操作による検知信号を取り出す第1の出力手段と、前記検知手段から前記X軸及び／又はY軸のプラス方向とマイナス方向の双方に対する操作による検知信号を取り出す第2の出力手段とを備え、前記信号処理装置は、前記第1の出力手段の出力信号をポイントの移動操作信号として処理し、前記第2の出力手段の出力信号をクリック操作信号として処理することを特徴とする信号処理装置である。

請求項2に係る発明は、請求項1記載の信号処理装置において、前記検知手段は、X軸及び／又はY軸のプラス方向の操作による荷重に応じて抵抗値が変化する第1の抵抗素子と、その第1の抵抗素子と直列接続されたX軸及び／又はY軸のマイナス方向の操作による荷重に応じて抵抗値が変化する第2の抵抗素子とを備え、その直列接続回路の一端に電源が供給され、前記抵抗素子同志の接続点に接続された端子を前記第1の出力手段とし、前記直列接続回路の電源側の端に接続された端子を第2の出力手段としたことを特徴とする信号処理装置である。

請求項3に係る発明は、請求項1記載の信号処理装置において、前記X軸方向の移動操作信号及びY軸方向の移動操作信号を切り換えて出力する第1のスイッチング回路と、前記第1のスイッチング回路から出力された前記X軸方向の移動操作信号及びY軸方向の移動操作信号を増幅する第1の増幅回路と、前記クリック操作信号を増幅する第2の増幅回路と、前記第1及び第2の増幅回路の出力信号を切り換えて出力する第2のスイッチング回路と、前記第1及び第2のスイッチング回路を制御する制御回路とを備え、前記制御回路は、前記第1のスイッチング回路が所定の周期毎に前記X軸方向の移動操作信号及びY軸方向の移動操作信号を交互に出力するように切り換え制御するとともに、前記第2のスイッチング回路が前記所定の周期毎に前記第1及び第2の増幅回路の出力信号を交互に出力するように切り換え制御することを特徴とする信号処理装置である。

請求項4に係る発明は、請求項1記載の信号処理装置において、前記X軸方向の移動操作信号、Y軸方向の移動操作信号及びクリック操作信号を切り換えて出力するスイッチング回路と、前記スイッチング回路から出力された前記X軸方向の移動操作信号、Y軸方向の移動操作信号及びクリック操作信号を増幅する増幅回路と、前

記スイッチング回路を制御する制御回路とを備え、前記制御回路は、前記スイッチング回路が所定の周期毎に前記X軸方向の移動操作信号、Y軸方向の移動操作信号及びクリック操作信号を循環的に出力するように切り換え制御することを特徴とする信号処理装置である。

請求項5に係る発明は、請求項1記載の信号処理装置において、前記X軸方向の移動操作信号を増幅する第1の増幅回路と、前記Y軸方向の移動操作信号を増幅する第2の増幅回路と、前記クリック操作信号を増幅する第3の増幅回路と、前記第1乃至第3の増幅回路の出力信号を切り換えて出力するスイッチング回路と、前記スイッチング回路を制御する制御回路とを備え、前記制御回路は、前記スイッチング回路が所定の周期毎に前記X軸方向の移動操作信号、Y軸方向の移動操作信号及びクリック操作信号を循環的に出力するように切り換え制御することを特徴とする信号処理装置である。

請求項6に係る発明は、請求項1記載の信号処理装置において、前記クリック操作信号をコピーするカレントミラー回路を備えたことを特徴とする信号処理装置である。

請求項7に係る発明は、請求項6記載の信号処理装置において、前記X軸方向の移動操作信号を増幅する第1の増幅回路と、前記Y軸方向の移動操作信号を増幅する第2の増幅回路と、前記カレントミラー回路の出力電流を電圧に変換する電流-電圧変換回路と、前記電流-電圧変換回路の出力信号を増幅する第3の増幅回路と、前記第1乃至第3の増幅回路の出力信号を切り換えて出力するスイッチング回路と、前記スイッチング回路を制御する制御回路とを備え、前記制御回路は、前記スイッチング回路が所定の周期毎に前記X軸方向の移動操作信号、Y軸方向の移動操作信号及びクリック操作信号を循環的に出力するように切り換え制御することを特徴とする信号処理装置である。

請求項8に係る発明は、請求項6記載の信号処理装置において、前記X軸方向の移動操作信号を増幅する第1の増幅回路と、前記Y軸方向の移動操作信号を増幅する第2の増幅回路と、前記第1及び第2の増幅回路の出力信号を切り換えて出力するスイッチング回路と、前記カレントミラー回路の出力電流に応じて発振周波数が変化する発振回路と、前記発振回路の発振周波数を測定する周波数測定回路と、

前記スイッチング回路を制御する制御回路とを備え、前記制御回路は、前記スイッチング回路が所定の周期毎に前記X軸方向の移動操作信号及びY軸方向の移動操作信号を交互に出力するように切り換え制御することを特徴とする信号処理装置である。

発明の効果

[0014] 本発明に係る信号処理装置によれば、X軸歪みセンサ及びY軸歪みセンサを備えた一般的な感圧式ポインティングデバイスを用いて、ポインタの移動操作入力及びクリック操作入力が可能になるので、一般的なポインティングデバイスの操作性の向上及び機能の拡張を実現できる。

図面の簡単な説明

[0015] [図1]本発明の第1の実施形態に係る信号処理装置の構成を示す図である。
[図2]本発明の第1の実施形態に係る信号処理装置の動作タイミングチャートである。
[図3]本発明の第2の実施形態に係る信号処理装置の構成を示す図である。
[図4]本発明の第2の実施形態に係る信号処理装置の動作タイミングチャートである。
[図5]本発明の第3の実施形態に係る信号処理装置の構成を示す図である。
[図6]本発明の第3の実施形態に係る信号処理装置の動作タイミングチャートである。
[図7]本発明の第4の実施形態に係る信号処理装置の構成を示す図である。
[図8]本発明の第5の実施形態に係る信号処理装置の構成を示す図である。
[図9]従来の信号処理装置の構成を示す図である。
[図10]従来の信号処理装置の動作タイミングチャートである。

符号の説明

[0016] 1、21、41、61、91…信号処理装置、3、4、23、43、44、45、63、64、65…演算增幅回路、11、31、51、81、111…感圧式ポインティングデバイス、71…レギュレータ兼電流検出回路、100…カレントミラー回路、101…CR発振回路、SW1～SW18…スイッチ。

発明を実施するための最良の形態

[0017] 以下、図面を参照しながら本発明の実施形態について説明する。

[第1の実施形態]

図1は本発明の第1の実施形態に係る信号処理装置の構成を示す図であり、図2はその動作タイミングチャートである。

[0018] 本実施形態の信号処理装置1はICで構成されており、図1に示すように、感圧式ポインティングデバイス11の出力信号が入力される。感圧式ポインティングデバイス11は、図示されていない操作部の+X方向の荷重を検知する歪みセンサ11aと、-X方向の荷重を検知する歪みセンサ11bと、+Y方向の荷重を検知する歪みセンサ11cと、-Y方向の荷重を検知する歪みセンサ11dとを備えている。歪みセンサ11a、b、c、dはピエゾ抵抗素子のような歪みゲージで構成されており、図示されていない操作部をそれぞれ+X方向、-X方向、+Y方向、-Y方向に操作すると、その操作方向に応じてそれぞれ歪みセンサ11a、b、c、dが下方に押圧され、その荷重により抵抗値が変化するように構成されている。さらに、操作部をX軸及びY軸に垂直な方向に操作すると、歪みセンサ11a、b、c、dの全てが下方に押圧され、その荷重により全ての歪みセンサ11a、b、c、dの抵抗値が変化するように構成されている。また、歪みセンサ11aと11bとが直列に接続され、歪みセンサ11cと11dとが直列に接続されている。また、直列接続回路同士が並列に接続され、その並列接続回路には、後述するレギュレータ8から抵抗14を介して定電位Vregが供給される。コンデンサ15はデカップリング用である。ここで、抵抗14の抵抗値は、4個の歪みセンサ11a～11dの無荷重時の抵抗値と同じ値に設定されている。

[0019] 荷重のない状態では、4個の歪みセンサの抵抗値は等しいが、ポインティングデバイスの操作部を方向に押圧されると、押圧された方向の歪みセンサの抵抗値が変化し、歪みセンサ11aと11bとの接続点11eからX軸方向の歪みが電圧変化として検出され、歪みセンサ11cと11dとの接続点11fからY軸方向の歪みが電圧変化として検出される。さらに、抵抗14と歪みセンサ11a及び11cとの接続点11gから、Z軸方向の歪みが電圧変化として検出される。ここで、Z軸方向とは、X軸及びY軸と直交する方向であり、感圧式ポインティングデバイス11の操作部全体を押し込む(マウスのクリックに相当)荷重による接続点11gの電圧変化をZ軸方向の歪みとして検出したものである。荷重を解除すると、各歪みセンサの抵抗値は荷重のないときの状態に戻り、

接続点11e、11f、11gの電位も変化する前の値に戻る。前記接続点11eからX軸方向の歪みが電位の変化として検出され、前記接続点11fからY軸方向の歪みが電圧変化として検出され、前記接続点11gから、Z軸方向の歪みが電圧変化として検出される。接続点11e、11f及び11gは、それぞれ信号処理装置1の端子1d、1e及び1bに接続される。

[0020] ローパスフィルタ12、13は、それぞれコンデンサ12a、13a及び抵抗12b、13bからなり、後述する演算增幅回路3及び4の出力信号から低周波ノイズ成分を除去するように、高域遮断周波数が150Hz程度に設定されている。また、ローパスフィルタ12の出力側は、信号処理装置1の端子1b及び1cに接続され、ローパスフィルタ13の出力側は、信号処理装置1の端子1e及び1fに接続されている。これらのローパスフィルタ12、13の基本機能は従来のローパスフィルタ132、133と同じである。

[0021] 信号処理装置1は、CPU2a、ROM2b及びRAM2cを有し、この信号処理装置1全体の制御等を行うデジタル処理回路2と、入力側が端子1dに接続され、出力側が後述する演算增幅回路4の反転入力側に接続されたスイッチSW1と、入力側が端子1eに接続され、出力側が後述する演算增幅回路4の反転入力側に接続されたスイッチSW2と、反転入力側が端子1bに接続され、非反転入力側が後述するDAC6の出力側に接続され、出力側が端子1cに接続された演算增幅回路3と、反転入力側がスイッチSW1及びSW2の共通の出力側に接続され、非反転入力側が後述するDAC7の出力側に接続され、出力側が端子fcに接続された演算增幅回路4と、演算增幅回路3の出力側に接続されたアナログスイッチSW4と、演算增幅回路4の出力側に接続されたアナログスイッチSW5と、アナログスイッチSW4及びSW5の共通の出力側に接続されたADC5と、入力側がデジタル処理回路2の出力側に接続され、出力側が演算增幅回路3の非反転入力側に接続されたDAC8と、入力側がデジタル処理回路2の出力側に接続され、出力側が演算增幅回路4の非反転入力側に接続されたDAC7と、電源電圧Vddから定電位Vregを生成するレギュレータ8と、レギュレータ8の出力側と演算增幅回路3の反転入力側との間に接続されたスイッチSW3とを備えている。ここで、感圧式ポインティングデバイス11の構造上、接続点11gから出力されるZ軸方向の歪電圧の振幅は、X軸方向の歪み電圧及びY軸方向の歪み

電圧の振幅より小さいので、演算增幅回路3のゲインを演算增幅回路4よりも大きくすることができるが好適である。

[0022] レギュレータ8の出力側は端子1aに接続され、端子1aには前述した抵抗14及びコンデンサ15が接続されている。また、端子1aと端子1bとの間にはスイッチSW3が接続されている。ローパスフィルタ12, 13は、それぞれ演算增幅回路3, 4の帰還回路になっている。さらに、一点鎖線で囲まれた領域1A内の回路にはレギュレータ8から定電位Vreg が供給されている。このように安定な電圧Vreg を供給することにより、演算增幅回路3及び4のオフセット電圧が小さくなるため、演算增幅回路3及び4の面積を従来の演算增幅回路123及び124よりも小さくすることができる。

[0023] 以上の構成を有する信号処理装置1の動作を説明する。

ポインティングデバイス11の点11eから出力されたX軸方向の歪み電圧は、端子1d からアナログスイッチSW1の入力側に送られる。また、ポインティングデバイス11の点11fから出力されたY軸方向の歪み電圧は、端子1eからアナログスイッチSW2の入力側に送られる。さらに、ポインティングデバイス11の点11gから出力されたZ軸方向の歪み電圧は、端子1bから演算增幅回路3の反転入力側に入力される。

[0024] アナログスイッチSW1及びSW2、並びにスイッチSW3には、デジタル処理回路2 から、図2に示すような検出周期T2毎に周期的にレベルが変化する矩形波Asw1、Asw2 及びAsw3 が切り換え制御信号として入力される。矩形波Asw1 及びAsw2 は矩形波Asw3 がハイレベルの期間に交互にハイレベルとなる。アナログスイッチSW1 及びSW2並びにスイッチSW3は、それぞれ矩形波Asw1、Asw2 及びAsw3 がハイレベルの期間にオンになり、ローレベルの期間にオフになるので、スイッチSW3は検出周期T2毎に交互にオンとなり、アナログスイッチSW1及びSW2はスイッチSW3がオンの期間に交互にオンとなる。

[0025] ここで、スイッチSW3がオンの期間は、抵抗14の両端がショートされるため、ポインティングデバイス11の点11gの電位及び演算增幅回路3の反転入力側の電位はレギュレータ8の出力電位に固定される。従って、Z軸方向の歪み電圧は演算增幅回路3の反転入力側に入力されない。スイッチSW3がオンで、かつアナログスイッチSW1がオンの期間は、ポインティングデバイス11の点11eから出力されたX軸方向の

歪み電圧が演算増幅回路4の反転入力側に入力され、スイッチSW3がオンで、かつアナログスイッチSW2がオンの期間は、ポインティングデバイス11の点11fから出力されたY軸方向の歪み電圧が演算増幅回路4の反転入力側に入力される。つまり、演算増幅回路4の反転入力側には、X軸方向の歪み電圧とY軸方向の歪み電圧とが交互に入力される。一方、スイッチSW3がオフの期間は、ポインティングデバイス11の点11gから出力されたZ軸方向の歪み電圧が演算増幅回路13の反転入力側に入力される。

[0026] ここで抵抗14を設けた理由を説明する。前記したように、抵抗14の抵抗値は4個の歪みセンサ11a～11dの無荷重時の抵抗値と同じ値に設定されている。従って、レギュレータ8の出力電位をVreg とすると、スイッチSW3がオンの期間の無荷重時には点11e及び11fの電位はVreg / 2となるから、X軸方向の歪み電圧及びY軸方向の歪み電圧はVreg / 2を中心に変化する。また、スイッチSW3がオフの期間の無荷重時には点11gの電位もVreg / 2となるから、Z軸方向の歪み電圧はVreg / 2から変化する。つまり、抵抗14は無荷重時のX軸、Y軸及びZ軸の歪み電圧の中心値を揃えるために設けたものである。

[0027] 演算増幅回路3の非反転入力側には、デジタル処理回路2から出力された基準データがDAC6にてアナログ基準電圧に変換され、入力される。演算増幅回路4の非反転入力側には、デジタル処理回路2から出力された基準データがDAC7にてアナログ基準電圧に変換され、入力される。X軸方向の歪み電圧及びY軸方向の歪み電圧は、それぞれ図2の矩形波Asw1、Asw2 がハイレベルの期間に演算増幅回路4により交互に増幅され、Z軸方向の歪み電圧は図2の矩形波Asw3 がローレベルの期間に演算増幅回路3により増幅される。

[0028] 演算増幅回路3及び4の出力側に設けられたアナログスイッチSW4及びSW5には、デジタル処理回路2から、図2に示すような検出周期T2毎に交互にレベルが変化する矩形波Asw4 及びAsw5 が切り換え制御信号として入力される。アナログスイッチSW4及びSW5は、それぞれ矩形波Asw4 及びAsw5 がハイレベルの期間にオンになり、ローレベルの期間にオフになるので、アナログスイッチSW4及びSW5は検出周期T2毎に交互にオンになる。このため、アナログスイッチSW4及びSW5の共通の

出力側、即ちADC5の入力側には、図2に示すようにX軸方向の歪み電圧、Y軸方向の歪み電圧及びZ軸方向の歪み電圧が循環的に現れる。これらの歪み電圧はADC5によりデジタル化され、デジタル処理回路2に入力される。

[0029] このように、本実施形態によれば、X軸歪みセンサ及びY軸歪みセンサを備えた既存の感圧式ポインティングデバイスを用い、センサ全体への荷重をタッピング(クリック)と判定する機能を付加することにより、ポインティングデバイスの操作性の向上及び機能の拡張を実現できる。

[0030] [第2の実施形態]

図3は本発明の第2の実施形態に係る信号処理装置を示す図であり、図4はその動作タイミングチャートである。

[0031] 図3に示すように、本実施形態の信号処理装置21には、感圧式ポインティングデバイス31の出力信号が入力される。感圧式ポインティングデバイス31は、図示されていない操作部の+X方向の荷重を検知する歪みセンサ31aと、-X方向の荷重を検知する歪みセンサ31bと、+Y方向の荷重を検知する歪みセンサ31cと、-Y方向の荷重を検知する歪みセンサ31dとを備えている。歪みセンサ31aと31bとが直列に接続され、歪みセンサ31cと31dとが直列に接続されている。また、直列接続回路同士が並列に接続され、その並列接続回路には、後述するレギュレータ26から抵抗34を介して定電位Vregが供給される。コンデンサ35はデカップリング用である。ここで、抵抗34の抵抗値は、4個の歪みセンサ31a～31dの無荷重時の抵抗値と同じ値に設定されている。感圧式ポインティングデバイス31の歪み検出時の動作は、第1の実施形態における感圧式ポインティングデバイス11と同じであるから、説明を省略する。

[0032] ローパスフィルタ32は、コンデンサ32a及び抵抗32bからなり、後述する演算増幅回路23の出力信号から低周波ノイズ成分を除去するように、高域遮断周波数が150Hz程度に設定されている。また、ローパスフィル32の出力側は、信号処理装置21の端子21e及び21fに接続されている。このローパスフィルタ32の基本機能は第1の実施形態のローパスフィルタ12と同じである。

[0033] 信号処理装置21は、CPU22a、ROM22b及びRAM22cを有し、この信号処理装置21全体の制御等を行うデジタル処理回路22と、入力側がそれぞれ端子21c、21

d及び21bに接続され、出力側が後述する演算增幅回路23の反転入力側に共通に接続されたアナログスイッチSW6、SW7及びSW8と、反転入力側がアナログスイッチSW6、SW7及びSW8の出力側に接続され、非反転入力側が後述するDAC25の出力側に接続され、出力側が端子21fに接続された演算增幅回路23と、演算增幅回路23の出力側に接続されたADC24と、入力側がデジタル処理回路22の出力側に接続され、出力側が演算增幅回路23の非反転入力側に接続されたDAC25と、電源電圧Vddから定電位を生成するレギュレータ26と、レギュレータ26の出力側と演算增幅回路23の反転入力側との間に接続されたスイッチSW9とを備えている。

[0034] レギュレータ26の出力側は端子21aに接続され、端子21aには前述した抵抗34及びコンデンサ15が接続されている。また、端子21aと端子21bとの間にはスイッチSW9が接続されている。ローパスフィルタ32は、演算增幅回路23の帰還回路になっている。さらに、一点鎖線で囲まれた領域21A内の回路にはレギュレータ28から定電位Vregが供給されている。

[0035] 以上の構成を有する信号処理装置21の動作を説明する。

ポインティングデバイス31の点31eから出力されたX軸方向の歪み電圧は、端子21cからアナログスイッチSW6の入力側に供給される。また、ポインティングデバイス31の点31fから出力されたY軸方向の歪み電圧は、端子21dからアナログスイッチSW7の入力側に供給される。さらに、ポインティングデバイス31の点31gから出力されたZ軸方向の歪み電圧は、端子21bからアナログスイッチSW8の入力側に供給される。

[0036] アナログスイッチSW6、SW7及びSW8並びにスイッチSW9には、デジタル処理回路22から、図4に示すような検出周期T2毎に周期的にレベルが変化する矩形波A_{sw6}、A_{sw7}、A_{sw8}及びA_{sw9}が切り換え制御信号として入力される。矩形波A_{sw6}及びA_{sw7}は矩形波A_{sw9}がハイレベルの期間に交互にハイレベルとなり、矩形波A_{sw8}は矩形波A_{sw9}がローレベルの期間にハイレベルとなる。アナログスイッチSW6、SW7及びSW8並びにスイッチSW9は、それぞれ矩形波A_{sw6}、A_{sw7}、A_{sw8}及びA_{sw9}がハイレベルの期間にオンになり、ローレベルの期間にオフになる。従って、スイッチSW9は検出周期T2毎に交互にオンとなり、アナログスイッチSW6及びSW

7はスイッチSW9がオンの期間に交互にオンとなり、アナログスイッチSW8はスイッチSW9がオフの期間にオンとなる。

[0037] ここで、スイッチSW9がオンの期間は、抵抗34の両端がショートされるため、ポインティングデバイス31の点31gの電位はレギュレータ26の出力電位に固定される。スイッチSW9がオンで、かつアナログスイッチSW6がオンの期間は、ポインティングデバイス31の点31eから出力されたX軸方向の歪み電圧が演算增幅回路23の反転入力側に入力され、スイッチSW9がオンで、かつアナログスイッチSW7がオンの期間は、ポインティングデバイス31の点31fから出力されたY軸方向の歪み電圧が演算增幅回路23の反転入力側に入力される。一方、スイッチSW9がオフで、かつアナログスイッチSW8がオンの期間は、ポインティングデバイス31の点31gから出力されたZ軸方向の歪み電圧が演算增幅回路23の反転入力側に入力される。つまり、演算增幅回路23の反転入力側には、X軸方向の歪み電圧とY軸方向の歪み電圧とZ軸方向の歪み電圧とが循環的に入力される。

[0038] 演算增幅回路23の非反転入力側には、デジタル処理回路22から出力された基準データがDAC25にてアナログ基準電圧に変換され、入力される。X軸方向の歪み電圧、Y軸方向の歪み電圧及びZ軸方向の歪み電圧は、それぞれ図4の矩形波Asw6、Asw7、Asw8がハイレベルの期間に演算增幅回路23により循環的に増幅される。これらの歪み電圧はADC24によりデジタル化され、デジタル処理回路22に入力される。

[0039] このように、本実施形態によれば、1個の演算增幅回路23により3軸の歪み電圧の増幅を行うように構成したので、入力情報検出回路21の回路規模を低減することができる。

[0040] [第3の実施形態]

図5は本発明の第3の実施形態に係る信号処理装置の構成を示す図であり、図6はその動作タイミングチャートである。

[0041] 図5に示すように、本実施形態の信号処理装置41には、感圧式ポインティングデバイス51の出力信号が入力される。感圧式ポインティングデバイス51は、図示されていない操作部の+X方向の荷重を検知する歪みセンサ51aと、-X方向の荷重を検知

する歪みセンサ51bと、+Y方向の荷重を検知する歪みセンサ51cと、-Y方向の荷重を検知する歪みセンサ51dとを備えている。歪みセンサ51aと51bとが直列に接続され、歪みセンサ51cと51dとが直列に接続されている。また、直列接続回路同士が並列に接続され、その並列接続回路には、後述するレギュレータ50から抵抗55を介して定電位Vregが供給される。コンデンサ56はデカップリング用である。ここで、抵抗55の抵抗値は、4個の歪みセンサ51a～51dの無荷重時の抵抗値と同じ値に設定されている。感圧式ポインティングデバイス51の歪み検出時の動作は、第1の実施形態における感圧式ポインティングデバイス11と同じであるから、説明を省略する。

[0042] ローパスフィルタ52、53及び54は、それぞれコンデンサ52a、53a及び54a、並びに抵抗52b、53b及び54bからなり、後述する演算增幅回路43、44及び45の出力信号から低周波ノイズ成分を除去するように、高域遮断周波数が150Hz程度に設定されている。また、ローパスフィルタ52の出力側は信号処理装置41の端子41d及び41eに接続され、ローパスフィルタ53の出力側は端子41f及び41gに接続され、ローパスフィルタ54の出力側は端子41b及び41cに接続されている。これらのローパスフィルタの基本機能は第1の実施の形態のローパスフィルタ12、13と同じである。

[0043] 信号処理装置41は、CPU42a、ROM42b及びRAM42cを有し、この信号処理装置41全体の制御等を行うデジタル処理回路42と、反転入力側が端子41dに接続され、非反転入力側が後述するDAC47の出力側に接続され、出力側が端子41eに接続された演算增幅回路43と、反転入力側が端子41fに接続され、非反転入力側が後述するDAC48の出力側に接続され、出力側が端子41gに接続された演算增幅回路44と、反転入力側が端子41bに接続され、非反転入力側が後述するDAC49の出力側に接続され、出力側が端子41cに接続された演算增幅回路45と、演算增幅回路43の出力側に接続されたアナログスイッチSW10と、演算增幅回路44の出力側に接続されたアナログスイッチSW11と、演算增幅回路45の出力側に接続されたアナログスイッチSW12と、アナログスイッチSW10乃至12の共通の出力側に接続されたADC46と、入力側がデジタル処理回路42の出力側に接続され、出力側が演算增幅回路43の非反転入力側に接続されたDAC47と、入力側がデジタル処理回路42の出力側に接続され、出力側が演算增幅回路44の非反転入力側に接続され

たDAC48と、入力側がデジタル処理回路42の出力側に接続され、出力側が演算增幅回路45の非反転入力側に接続されたDAC49と、電源電圧Vddから定電位V_{reg}を生成するレギュレータ50と、レギュレータ50の出力側と演算增幅回路45の反転入力側との間に接続されたスイッチSW13とを備えている。

[0044] レギュレータ50の出力側は端子41aに接続され、端子41aには前述した抵抗55及びコンデンサ56が接続されている。また、端子41aと端子41bとの間にスイッチSW13が接続されている。ローパスフィルタ52、53及び54は、それぞれ演算增幅回路43、44及び45の帰還回路になっている。さらに、一点鎖線で囲まれた領域41A内の回路にはレギュレータ50から定電位V_{reg}が供給されている。

[0045] 以上の構成を有する信号処理装置41の動作を説明する。

ポインティングデバイス51の点51eから出力されたX軸方向の歪み電圧、点51fから出力されたY軸方向の歪み電圧及び点51gから出力されたZ軸方向の歪み電圧は、それぞれ端子41d、41f及び41bから、演算增幅回路43、44及び45の反転入力側に入力される。

[0046] アナログスイッチSW10乃至12、並びにスイッチSW13には、デジタル処理回路42から、図6に示すような検出周期T2毎に周期的にレベルが変化する矩形波Asw10、Asw11、Asw12及びAsw13が切り換え制御信号として入力される。矩形波Asw10及びAsw11は矩形波Asw13がハイレベルの期間に交互にハイレベルとなり、矩形波Asw12は矩形波Asw13がローレベルの期間にハイレベルとなる。アナログスイッチSW10乃至12並びにスイッチSW13は、それぞれ矩形波Asw10、Asw11、Asw12及びAsw13がハイレベルの期間にオンになり、ローレベルの期間にオフになるので、スイッチSW13は検出周期T2毎に交互にオンとなり、アナログスイッチSW10乃至12は検出周期T2毎に循環的にオンとなる。

[0047] ここで、スイッチSW13がオンの期間は、抵抗55の両端がショートされるため、ポインティングデバイス51の点51gの電位及び演算增幅回路45の反転入力側の電位はレギュレータ50の出力電位に固定される。従って、X軸方向の歪み電圧及びY軸方向の歪み電圧はそれぞれ演算增幅回路43及び44の反転入力側に入力されるが、Z軸方向の歪み電圧は演算增幅回路45の反転入力側に入力されない。一方、スイッ

チSW13がオフの期間は、ポインティングデバイス51の点51gから出力されたZ軸方向の歪み電圧が演算增幅回路45の反転入力側に入力される。演算增幅回路43、44及び45の非反転入力側には、それぞれデジタル処理回路42から出力された基準データがDAC47、48及び49にてアナログ基準電圧に変換され、入力される。

[0048] 演算增幅回路43、44及び45で増幅されたX軸方向の歪み電圧、Y軸方向の歪み電圧及びZ軸方向の歪み電圧は、それぞれ図6の矩形波Asw10、Asw11及びAsw12がハイレベルの期間にスイッチSW10乃至12から循環的に出力される。このため、アナログスイッチSW10乃至12の共通の出力側、即ちADC46の入力側には、図6に示すようにX軸方向の歪み電圧、Y軸方向の歪み電圧及びZ軸方向の歪み電圧が循環的に現れる。これらの歪み電圧はADC46によりデジタル化され、デジタル処理回路42に入力される。

[0049] このように、本実施形態によれば、3軸の歪み電圧の増幅をそれぞれに専用の演算增幅回路で行うように構成したので、演算增幅回路の入力側のスイッチング回路が不要となる。

[0050] [第4の実施形態]

図7は本発明の第4の実施形態に係る信号処理装置の構成を示す図である。

図7に示すように、本実施形態の信号処理装置61には、感圧式ポインティングデバイス81の出力信号が入力される。感圧式ポインティングデバイス81は、図示されていない操作部の+X方向の荷重を検知する歪みセンサ81aと、-X方向の荷重を検知する歪みセンサ81bと、+Y方向の荷重を検知する歪みセンサ81cと、-Y方向の荷重を検知する歪みセンサ81dとを備えている。歪みセンサ81aと81bとが直列に接続され、歪みセンサ81cと81dとが直列に接続されている。また、直列接続回路同士が並列に接続され、その並列接続回路には、後述するように、信号処理装置61の端子61aから第2の定電位Vreg2が供給される。感圧式ポインティングデバイス81の歪み検出時の動作は、第1の実施形態における感圧式ポインティングデバイス11と同じであるから、説明を省略する。

[0051] ローパスフィルタ82、83及び84は、それぞれコンデンサ82a、83a及び84a、並びに抵抗82b、83b及び84bからなり、後述する演算增幅回路63、64及び65の出力

信号から低周波ノイズ成分を除去するように、高域遮断周波数が150Hz程度に設定されている。また、ローパスフィル82の出力側は信号処理装置41の端子61d及び61eに接続され、ローパスフィルタ83の出力側は端子61f及び61gに接続され、ローパスフィルタ84の出力側は端子61b及び61cに接続されている。これらのローパスフィルタの基本機能は第3の実施の形態のローパスフィルタ52、53及び54と同じである。ただし、本実施形態では、ローパスフィルタ84と並列に電圧検出用の抵抗85が接続されている。

[0052] 信号処理装置61は、CPU62a、ROM62b及びRAM62cを有し、この信号処理装置61全体の制御等を行うデジタル処理回路62と、反転入力側が端子61dに接続され、非反転入力側が後述するDAC67の出力側に接続され、出力側が端子61eに接続された演算增幅回路63と、反転入力側が端子61fに接続され、非反転入力側が後述するDAC68の出力側に接続され、出力側が端子61gに接続された演算增幅回路64と、反転入力側が端子61bに接続され、非反転入力側が後述するDAC69の出力側に接続され、出力側が端子61cに接続された演算增幅回路65と、それぞれ演算增幅回路63、64及び65の出力側に接続されたアナログスイッチSW14、SW15及びSW16と、アナログスイッチSW14乃至16の共通の出力側に接続されたADC66と、入力側がデジタル処理回路62の出力側に接続され、出力側が演算增幅回路63の非反転入力側に接続されたDAC67と、入力側がデジタル処理回路62の出力側に接続され、出力側が演算增幅回路64の非反転入力側に接続されたDAC68と、入力側がデジタル処理回路62の出力側に接続され、出力側が演算增幅回路65の非反転入力側に接続されたDAC69と、電源電圧Vddから第1の基準電位Vreg1を生成するレギュレータ70と、電源電圧Vddから第2の基準電位Vreg2を生成するとともに感圧式ポインティングデバイス81に流れる電流を検出するレギュレータ兼電流検出回路71とを備えている。

[0053] レギュレータ70は、電源電圧Vddを定電圧回路70aで安定化して演算增幅回路70bの反転入力側に供給し、演算增幅回路70bの出力側に接続されたpMOSトランジスタ70cから第1の基準電位Vreg1を取り出し、一点鎖線で囲まれた領域61A内の回路に供給する。また、レギュレータ兼電流検出回路71は、定電圧回路70aの出力電

圧を演算增幅回路71aの反転入力側に供給し、演算增幅回路71aの出力側に接続されたpMOSトランジスタ71cから第2の基準電位Vreg2を取り出し、端子61aから感圧式ポインティングデバイス81の点81gに供給するとともに、pMOSトランジスタ71cから感圧式ポインティングデバイス81の点81gを通ってグラウンドに流れる電流をカレントミラー動作によりpMOSトランジスタ71bにコピーする。pMOSトランジスタ71bにコピーされた電流は、端子61bを通って抵抗85に流れるので、抵抗85の両端には感圧式ポインティングデバイス81に流れる電流に対応する電圧が現れる。この電圧は点81gの電圧に対応しており、Z軸方向の歪み電圧として演算增幅回路65の反転入力側に入力される。なお、pMOSトランジスタ71cからpMOSトランジスタ71bに電流をコピーするときの電流値は1:1である必要はなく、抵抗85の抵抗値を大きくして、電流値を例えば1/100程度に小さくすることが好適である。

[0054] つまり、本実施の形態は、第3の実施の形態のスイッチSW13及び抵抗55に代えてカレントミラー回路71b, 71c及び抵抗85を設けたものと言える。なお、一点鎖線で囲まれた領域61A内の回路に電力を供給するレギュレータ70と感圧式ポインティングデバイス81に電力を供給するレギュレータ兼電流検出回路71とを別にしたのは、感圧式ポインティングデバイス81のセンサ抵抗の変化によりレギュレータ兼電流検出回路71の負荷が変動し、出力電圧が変動したとしても、領域61A内の回路に供給される電圧が変動しないようにするためである。

[0055] 以上の構成を有する信号処理装置61の動作を説明する。

ポインティングデバイス81の点81eから出力されたX軸方向の歪み電圧及び点81fから出力されたY軸方向の歪み電圧は、それぞれ端子61d及び61fから、演算增幅回路63及び64の反転入力側に入力される。また、ポインティングデバイス81に流れる電流は、pMOSトランジスタ71b及び71cからなるカレントミラーにより検出され、その電流に比例する電圧が抵抗85で検出され、演算增幅回路65の反転入力側に入力される。演算增幅回路63、64及び65の非反転入力側には、それぞれデジタル処理回路62から出力された基準データがDAC67、68及び69にてアナログ基準電圧に変換され、入力される。演算增幅回路63乃至65で増幅されたX軸方向、Y軸方向及びZ軸方向の歪み電圧は、それぞれアナログスイッチSW14、SW15及びSW16

の入力側に供給される。

[0056] アナログスイッチSW14乃至16には、デジタル処理回路62から、図6の矩形波A sw10、Asw11及びAsw12と同じ波形の信号が切り換え制御信号として入力される。アナログスイッチSW14乃至16は、それぞれ矩形波Asw10、Asw11及びAsw12と同じ波形の信号がハイレベルの期間にオンになり、ローレベルの期間にオフになるので、アナログスイッチSW14乃至16は検出周期T2毎に循環的にオンとなる。従って、アナログスイッチSW14乃至16の共通の出力側、即ちADC66の入力側には、第3の実施形態と同様、X軸方向の歪み電圧、Y軸方向の歪み電圧及びZ軸方向の歪み電圧が循環的に現れる。これらの歪み電圧はADC66によりデジタル化され、デジタル処理回路62に入力される。本実施形態によれば、Z軸方向の歪み電圧検出のためのスイッチング回路が不要である。

[第5の実施形態]

図8は本発明の第5の実施形態に係る信号処理装置を示す図である。

[0057] 図8に示すように、本実施形態の信号処理装置91には、感圧式ポインティングデバイス111の出力信号が入力される。感圧式ポインティングデバイス111は、図示されていない操作部の+X方向の荷重を検知する歪みセンサ111aと、-X方向の荷重を検知する歪みセンサ111bと、+Y方向の荷重を検知する歪みセンサ111cと、-Y方向の荷重を検知する歪みセンサ111dとを備えている。歪みセンサ111aと111bとが直列に接続され、歪みセンサ111cと111dとが直列に接続されている。また、直列接続回路同士が並列に接続され、その並列接続回路には、後述するように、信号処理装置91の端子91aから定電位Vregが供給される。感圧式ポインティングデバイス111の歪み検出時の動作は、第1の実施形態における感圧式ポインティングデバイス111と同じであるから、説明を省略する。

[0058] ローパスフィルタ112及び113は、それぞれコンデンサ112a及び113a、並びに抵抗112b及び113bからなり、後述する演算增幅回路93及び94の出力信号から低周波ノイズ成分を除去するように、高域遮断周波数が150Hz程度に設定されている。また、ローパスフィルタ112の出力側は信号処理装置91の端子91c及び91dに接続され、ローパスフィルタ113の出力側は端子91e及び91fに接続されている。これらのロ

一パスフィルタの基本機能は第4の実施の形態のローパスフィルタ82及び83と同じである。端子91bに接続されたコンデンサ114、及び電源電圧Vddが供給される端子に接続されたコンデンサ115はデカップリング用である。

[0059] 信号処理装置91は、CPU92a、ROM92b及びRAM92cを有し、この信号処理装置91全体の制御等を行うデジタル処理回路92と、反転入力側が端子91cに接続され、非反転入力側が後述するDAC96の出力側に接続され、出力側が端子91dに接続された演算增幅回路93と、反転入力側が端子91eに接続され、非反転入力側が後述するDAC97の出力側に接続され、出力側が端子91fに接続された演算增幅回路94と、演算增幅回路93の出力側に接続されたアナログスイッチSW17と、演算增幅回路94の出力側に接続されたアナログスイッチSW18と、アナログスイッチSW17及び18の共通の出力側に接続されたADC95と、入力側がデジタル処理回路92の出力側に接続され、出力側が演算增幅回路93の非反転入力側に接続されたDAC96と、入力側がデジタル処理回路92の出力側に接続され、出力側が演算增幅回路94の非反転入力側に接続されたDAC97と、電源電圧Vddから基準電位Vregを生成するレギュレータ98と、反転入力側はレギュレータ98の出力側に接続され、非反転入力側は端子91aを介して感圧式ポインティングデバイス111の点111gに接続され、出力側は後述するカレントミラー回路に接続された演算增幅回路99と、pMOSトランジスタ100a及び100bからなるカレントミラー回路100と、カレントミラー回路100の出力電流が供給されるCR発振回路101と、CR発振回路101の出力信号をカウントするカウンタ102と、カウンタ102の出力値をラッチし、所定のタイミングでデジタル処理回路92へ転送するラッチ回路103とを備えている。ここで、一点鎖線で囲まれた領域91A内の回路にはレギュレータ98から定電位Vregが供給されている。

[0060] カレントミラー回路100のpMOSトランジスタ100aのソースは電源電圧Vddが供給される端子に接続され、ドレインは演算增幅回路99の非反転入力側に接続され、ゲートは演算增幅回路99の出力側に接続されている。また、pMOSトランジスタ100bのソースは電源電圧Vddが供給される端子に接続され、ドレインはCR発振回路101の入力側に接続され、ゲートは演算增幅回路99の出力側に接続されている。カウンタ102のカウント動作をスタート及びストップさせる信号、及びラッチ回路にラッチされ

たデータをデジタル処理回路92へ転送するタイミングを決定する信号はデジタル処理回路92から供給される。

[0061] 以上の構成を有する信号処理装置91の動作を説明する。

ポインティングデバイス111の点111eから出力されたX軸方向の歪み電圧及び点111fから出力されたY軸方向の歪み電圧は、それぞれ端子91c及び91eから、演算增幅回路93及び94の反転入力側に入力される。そして、演算增幅回路93及び94で増幅され、それぞれアナログスイッチSW17及び18に入力される。アナログスイッチSW17及び18には、デジタル処理回路92から、図6の矩形波Asw10及びAsw11と同じ波形の信号が切り換え制御信号として入力される。アナログスイッチSW17及び18は、それぞれ矩形波Asw10及びAsw12と同じ波形の信号がハイレベルの期間にオンになり、ローレベルの期間にオフになるので、アナログスイッチSW17及び18は検出周期T2毎に交互にオンとなる。従って、アナログスイッチSW17及び18の共通の出力側、即ちADC95の入力側には、X軸方向の歪み電圧及びY軸方向の歪み電圧が交互に現れる。これらの歪み電圧はADC95によりデジタル化され、デジタル処理回路92に入力される。

[0062] 次に、Z軸方向の歪み電圧について説明する。ポインティングデバイス111に流れる電流は、カレントミラー回路100を構成するpMOSトランジスタ100aのソースードライン間を流れる電流に等しい。従って、この電流はカレントミラー回路100を構成するpMOSトランジスタ100bにコピーされる。そして、pMOSトランジスタ100bの電流に応じてCR発振回路101の発振周波数を制御し、その発振周波数をカウンタ102でカウントすると、そのカウント値はポインティングデバイス111に流れる電流、従ってポインティングデバイス111の点111gの電圧、つまりZ軸方向の歪み電圧に対応する値となる。そこで、カウンタ102のカウント値をラッチ回路102に記憶し、任意のタイミング、例えば図6の矩形波Asw12がハイレベルとなる期間にデジタル処理回路92へ転送する。このようにすることで、デジタル処理回路92は、X軸方向の歪み電圧、Y軸方向の歪み電圧及びZ軸方向の歪み電圧を循環的に取得することができる。

[0063] 本実施形態によれば、Z軸検出のためのスイッチング回路が不要である。また、周波数カウント方式を採用しているため、その積分効果によるノイズ低減作用がある。

従って、Z軸方向の歪み電圧の低周波ノイズ成分を除去するためのローパスフィルタが不要である。

請求の範囲

[1] ポイントティングデバイスから出力される信号を処理する信号処理装置であつて、前記ポイントティングデバイスは、その操作部のX軸及び／又はY軸のプラス方向とマイナス方向に対する操作による検知信号を前記X軸及び／又はY軸のプラス方向又はマイナス方向の一方に対する操作とプラス方向とマイナス方向の双方に対する操作とを識別可能に outputする検知手段と、前記検知手段から前記X軸及び／又はY軸のプラス方向又はマイナス方向の一方に対する操作による検知信号を取り出す第1の出力手段と、前記検知手段から前記X軸及び／又はY軸のプラス方向とマイナス方向の双方に対する操作による検知信号を取り出す第2の出力手段とを備え、前記信号処理装置は、前記第1の出力手段の出力信号をポインタの移動操作信号として処理し、前記第2の出力手段の出力信号をクリック操作信号として処理することを特徴とする信号処理装置。

[2] 前記検知手段は、X軸及び／又はY軸のプラス方向の操作による荷重に応じて抵抗値が変化する第1の抵抗素子と、その第1の抵抗素子と直列接続されたX軸及び／又はY軸のマイナス方向の操作による荷重に応じて抵抗値が変化する第2の抵抗素子とを備え、その直列接続回路の一端に電源が供給され、前記抵抗素子同志の接続点に接続された端子を前記第1の出力手段とし、前記直列接続回路の電源側の端に接続された端子を第2の出力手段としたことを特徴とする請求項1記載の信号処理装置。

[3] 前記X軸方向の移動操作信号及びY軸方向の移動操作信号を切り換えて出力する第1のスイッチング回路と、前記第1のスイッチング回路から出力された前記X軸方向の移動操作信号及びY軸方向の移動操作信号を増幅する第1の増幅回路と、前記クリック操作信号を増幅する第2の増幅回路と、前記第1及び第2の増幅回路の出力信号を切り換えて出力する第2のスイッチング回路と、前記第1及び第2のスイッチング回路を制御する制御回路とを備え、
前記制御回路は、前記第1のスイッチング回路が所定の周期毎に前記X軸方向の移動操作信号及びY軸方向の移動操作信号を交互に出力するように切り換え制御するとともに、前記第2のスイッチング回路が前記所定の周期毎に前記第1及び第2

の増幅回路の出力信号を交互に出力するように切り換え制御することを特徴とする請求項1記載の信号処理装置。

[4] 前記X軸方向の移動操作信号、Y軸方向の移動操作信号及びクリック操作信号を切り換えて出力するスイッチング回路と、前記スイッチング回路から出力された前記X軸方向の移動操作信号、Y軸方向の移動操作信号及びクリック操作信号を増幅する増幅回路と、前記スイッチング回路を制御する制御回路とを備え、
前記制御回路は、前記スイッチング回路が所定の周期毎に前記X軸方向の移動操作信号、Y軸方向の移動操作信号及びクリック操作信号を循環的に出力するように切り換え制御することを特徴とする請求項1記載の信号処理装置。

[5] 前記X軸方向の移動操作信号を増幅する第1の増幅回路と、前記Y軸方向の移動操作信号を増幅する第2の増幅回路と、前記クリック操作信号を増幅する第3の増幅回路と、前記第1乃至第3の増幅回路の出力信号を切り換えて出力するスイッチング回路と、前記スイッチング回路を制御する制御回路とを備え、
前記制御回路は、前記スイッチング回路が所定の周期毎に前記X軸方向の移動操作信号、Y軸方向の移動操作信号及びクリック操作信号を循環的に出力するように切り換え制御することを特徴とする請求項1記載の信号処理装置。

[6] 前記クリック操作信号をコピーするカレントミラー回路を備えたことを特徴とする請求項1記載の信号処理装置。


[7] 前記X軸方向の移動操作信号を増幅する第1の増幅回路と、前記Y軸方向の移動操作信号を増幅する第2の増幅回路と、前記カレントミラー回路の出力電流を電圧に変換する電流-電圧変換回路と、前記電流-電圧変換回路の出力信号を増幅する第3の増幅回路と、前記第1乃至第3の増幅回路の出力信号を切り換えて出力するスイッチング回路と、前記スイッチング回路を制御する制御回路とを備え、
前記制御回路は、前記スイッチング回路が所定の周期毎に前記X軸方向の移動操作信号、Y軸方向の移動操作信号及びクリック操作信号を循環的に出力するように切り換え制御することを特徴とする請求項6記載の信号処理装置。

[8] 前記X軸方向の移動操作信号を増幅する第1の増幅回路と、前記Y軸方向の移動操作信号を増幅する第2の増幅回路と、前記第1及び第2の増幅回路の出力信号を


切り換えて出力するスイッチング回路と、前記カレントミラー回路の出力電流に応じて発振周波数が変化する発振回路と、前記発振回路の発振周波数を測定する周波数測定回路と、前記スイッチング回路を制御する制御回路とを備え、

前記制御回路は、前記スイッチング回路が所定の周期毎に前記X軸方向の移動操作信号及びY軸方向の移動操作信号を交互に出力するように切り換え制御することを特徴とする請求項6記載の信号処理装置。


[図1]




[図2]




[図3]




[図4]




[図5]




[図6]




[図7]




[図8]



[図9]



[図10]



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2005/004217

A. CLASSIFICATION OF SUBJECT MATTER
Int.Cl⁷ G06F3/033, G01L5/16

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)
Int.Cl⁷ G06F3/033, G01L5/16, G01R19/00-19/32Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched
Jitsuyo Shinan Koho 1922-1996 Jitsuyo Shinan Toroku Koho 1996-2005
Kokai Jitsuyo Shinan Koho 1971-2005 Toroku Jitsuyo Shinan Koho 1994-2005

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X	JP 2003-4562 A (Alps Electric Co., Ltd.), 08 January, 2003 (08.01.03), Par. Nos. [0004] to [0007]; Figs. 13 to 15 & US 2002/0190949 A1	1-5
Y	JP 2000-147028 A (Kabushiki Kaisha Hanesu Sogo Gijutsu Kenkyusho), 26 May, 2000 (26.05.00), Par. No. [0003]; Fig. 4 (Family: none)	6, 7
Y	JP 2001-324519 A (Yamaha Corp.), 22 November, 2001 (22.11.01), Claims; Par. Nos. [0010] to [0015]; Fig. 1 (Family: none)	6, 8

 Further documents are listed in the continuation of Box C. See patent family annex.

* Special categories of cited documents:	
"A" document defining the general state of the art which is not considered to be of particular relevance	"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
"E" earlier application or patent but published on or after the international filing date	"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)	"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
"O" document referring to an oral disclosure, use, exhibition or other means	"&" document member of the same patent family
"P" document published prior to the international filing date but later than the priority date claimed	

Date of the actual completion of the international search
24 June, 2005 (24.06.05)Date of mailing of the international search report
12 July, 2005 (12.07.05)Name and mailing address of the ISA/
Japanese Patent Office

Authorized officer

Facsimile No.

Telephone No.

INTERNATIONAL SEARCH REPORT

International application No. PCT/JP2005/004217
--

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	JP 2001-236175 A (Brother Industries, Ltd.), 31 August, 2001 (31.08.01), Par. No. [0032] & US 2001/0015720 A1	1-8

A. 発明の属する分野の分類(国際特許分類(IPC))

Int.Cl.⁷ G06F3/033, G01L5/16

B. 調査を行った分野

調査を行った最小限資料(国際特許分類(IPC))

Int.Cl.⁷ G06F3/033, G01L5/16, G01R19/00-19/32

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	1922-1996年
日本国公開実用新案公報	1971-2005年
日本国実用新案登録公報	1996-2005年
日本国登録実用新案公報	1994-2005年

国際調査で使用した電子データベース(データベースの名称、調査に使用した用語)

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
X	J P 2003-4562 A (アルプス電気株式会社) 2003. 01. 08, 段落【0004】-【0007】，第13-15図 & U S 2002/0190949 A1	1-5
Y	J P 2000-147028 A (株式会社ハーネス総合技術研究所) 2000. 05. 26, 段落【0003】，第4図 (ファミリーナし)	6-8
Y		6、7

 C欄の続きにも文献が列挙されている。

[] パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

- 「A」特に関連のある文献ではなく、一般的技術水準を示すもの
- 「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの
- 「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献(理由を付す)
- 「O」口頭による開示、使用、展示等に言及する文献
- 「P」国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

- 「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの
- 「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの
- 「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの
- 「&」同一パテントファミリー文献

国際調査を完了した日

24. 06. 2005

国際調査報告の発送日

12. 7. 2005

国際調査機関の名称及びあて先

日本国特許庁 (ISA/JP)

郵便番号 100-8915

東京都千代田区霞が関三丁目4番3号

特許庁審査官(権限のある職員)

久保田 昌晴

5E 4230

電話番号 03-3581-1101 内線 3521

C (続き) . 関連すると認められる文献		関連する請求の範囲の番号
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	
Y	JP 2001-324519 A (ヤマハ株式会社) 2001. 1 1. 22, 特許請求の範囲、段落【0010】-【0015】，第1 図 (ファミリーなし)	6、8
A	JP 2001-236175 A (プラザー工業株式会社) 200 1. 08. 31, 段落【0032】 &US 2001/0015720 A1	1-8